

系(院) 信息学院

专业 计算机

09 级 班

姓名

学号

装

订

线

辽宁大学 2010 - 2011 学年第二学期期末考试

数字逻辑 试卷

试卷说明：平时 20 分，卷面 80 分

题号	一	二	三	四	五	六	七	总分	
题分	20	20	20	20				核分人	
得分								复查人	

得分	评卷人	复查人

一. 选择题（共 20 分每小题 2 分）

- 下列工具中不是逻辑函数的表示方法的是 A。
A 状态图 B 逻辑表达式 C 时序图 D 真值表
- 在 A 情况下，函数 $F = AB + CD$ 的输出是逻辑“1”。
A、全部输入为“0” B、A、B 同时为“1”
C、C、D 同时为“1” D、全部输入为 1
- 逻辑表达式 $A + BC =$ A。
A、 $(A+B)(A+C)$ B、 $A+C$ C、 AB D、 $B+C$
- 在同步方式下，JK 触发器的现态 $Q^n = 0$ ，要使 $Q^{n+1} = 1$ ，则应使 C。
A、 $J=K=0$ B、 $J=0, K=1$ C、 $J=1, K=x$ D、 $J=0, K=x$
- 以下哪一条不是消除竞争冒险的措施 B。
A、接入滤波电路 B、利用触发器 C、加入选通脉冲 D、修改逻辑设计
- PROM 是 D。
A、与阵列可编程，或阵列不可编程 B、与阵列、或阵列均可编程
C、与阵列、或阵列均不可编程 D、与阵列不可编程，或阵列可编程
- 十六路数据选择器，其地址输入（选择控制输入）端有 C 个。
A、16 B、2 C、4 D、8
- 化简状态表时，所选相容类必须覆盖它的 B。
A、全部最大相容类 B、原始状态表的全部状态
C、全部相容状态对 D、全部相容类
- PLA 是由 A 构成。
A 与门阵列和或门阵列 B 一个计数器 C 一个或阵列 D 一个寄存器
- 设 $F = \overline{AB} + \overline{CD}$ ，则它的反函数是 C。
A、 $\overline{F} = \overline{A} + B \bullet \overline{C} + D$ B、 $\overline{F} = (A + \overline{B}) \bullet (C + \overline{D})$
C、 $\overline{F} = (\overline{A} + B)(\overline{C} + D)$ D、 $\overline{F} = \overline{AB} \bullet \overline{CD}$

得分	评卷人	复查人

二. 计算题（共 20 分 每小题 4 分）


1、 $BC + D + \overline{D}(\overline{B} + \overline{C})(DA + B) = B + D$
 $BC + D + \overline{D}(\overline{B} + \overline{C})(DA + B) = BC + D + \overline{A}\overline{B}\overline{D}\overline{D} + \overline{A}B\overline{D}\overline{D} + \overline{A}\overline{C}\overline{D}\overline{D} + \overline{A}CD\overline{D}$
 $= BC + D + \overline{B}\overline{C}\overline{D} = BC + D + \overline{BC} = B(C + \overline{C}) + D = B + D$

2、 $F = \overline{ACD} + AB + \overline{BCD} + \overline{ABC} + AC$ 化成最简与非与非式

$$\begin{aligned} F &= \overline{ABC} + \overline{BD} + AD + AC + BC \\ &= \overline{\overline{ABC} + \overline{BD} + AD + AC + BC} \\ &= \overline{\overline{ABC} \bullet \overline{BD} \bullet AD \bullet AC \bullet BC} \end{aligned}$$

AB	00	01	11	10
CD	00 1	01 1	11 1	10 1
01	1	1	1	1
11		1	1	1
10		1	1	1

3、分析所示电路逻辑功能。



模 54 计数器，计数状态：00000000-> 00110101

4、用 VHDL 描述 4 选 1 多路选择器。

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL
ENTITY mux4 IS
    PORT(a,b,c,d:IN STD_LOGIC_VECTOR(3 DOWNT0 0);
         s:IN STD_LOGIC_VECTOR(1 DOWNT0 0);
         X:OUT STD_LOGIC_VECTOR(3 DOWNT0 0));
END mux4;
ARCHITECTURE behave OF mux4 IS
BEGIN
    Mux:PROCESS(a,b,c,d)
    BEGIN
        IF s="00" THEN
            X<=a;
        ELSIF s="01" THEN
            X<=b;
        ELSIF s="10" THEN
            X<=c;
        ELSE
            X<=d;
        END IF;
    END PROCESS mux4;
END behave;
```

装
订
线

5、根据下面的流程表，写出总态响应序列。

二次状态		激励状态 Y_2Y_1				输出 Z
		$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$	
y_2	y_1					
0	0	00	01	01	10	0
0	1	00	01	01	01	0
1	1	00	01	01	01	1
1	0	00	01	11	10	0

输入 x_2x_1 变化序列为：


00 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 10

(00,00)	(10,00)	(11,10)	(01,11)	(00,01)	(01,00)	(11,01)	(10,01)
	(10,10)	(11,11)	(01,01)	(00,00)	(01,01)		
0	0	1	0	0	0	0	0

得分	评卷人	复查人

三. 分析题（共 20 分 每小题 10 分）

1、分析如图所示组合逻辑电路的功能。




该电路为少数服从多数电路（2 分）

$$F = \overline{AB \cdot BC \cdot AC} = AB + BC + AC$$
（4 分）

ABC	F
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1


（4 分）

2、分析如图所示时序电路，作出状态图和状态表。



$$T_{1n} = X_n \quad T_{2n} = X_n Q_{1n} \quad Z_n = X_n Q_{2n} Q_{1n}$$
$$Q_{1n+1} = T_{1n} \overline{Q_{1n}} + \overline{T_{1n}} Q_{1n} = X_n \overline{Q_{1n}} + \overline{X_n} Q_{1n} = X_n \oplus Q_{1n}$$
$$Q_{2n+1} = T_{2n} \overline{Q_{2n}} + \overline{T_{2n}} Q_{2n} = X_n Q_{1n} \overline{Q_{2n}} + \overline{X_n Q_{1n}} Q_{2n}$$

（4 分）



（4 分）

现入 X_n	现态 Q_{2n}	现控制入 Q_{1n}	现控制入 T_{2n}	次态 T_{1n}	次态 Q_{2n+1}	次态 Q_{1n+1}	现输出 Z_n
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	0	0	1	1	0
1	0	0	0	1	0	1	0
1	0	1	1	0	1	0	0
1	1	0	1	1	1	1	0
1	1	1	0	0	0	0	1

电路属于米莱型、可控模 4 计数器电路（2 分）

装
订
线

得分	评卷人	复查人

四. 设计题（共 20 分，每题 10 分）

1、设计一个四进制计数器。要求用 PLA 和 D 触发器实现。

解：

一、原始状态图、原始状态表

y2y1	CP
00	01/0
01	10/0
10	11/0
11	00/1

(2) 分

二、化简 已经是最简
三、状态分配 已经是二进制
四、激励方程、输出方程

$D2 = \overline{y2}y1 + y2\overline{y1}$


$D1 = \overline{y1}$

$Z = y2y1$

y2y1	D2	D1	Z
00	0	1	0
01	1	0	0
10	1	1	0
11	0	0	1

(4) 分

五、PLA 实现



(4) 分

2、设 $X = X_2X_1$ 和 $Y = Y_2Y_1$ 是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断 $X > Y$ 的逻辑电路。当 $X > Y$ 时，输出 $F=1$ ，否则 $F=0$ 。

解：根据题意可得如下真值表： (2分)

x_2	x_1	y_2	y_1	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0


用四选一的数据选择器实现，由卡诺图法可得：

$D_0 = 0, D_1 = \overline{y_1} \cdot \overline{y_2}, D_2 = \overline{y_2}, D_3 = \overline{y_1} + \overline{y_2}$ (4分)

F

x_2x_1	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

则电路图为：



(4分)